(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-212218

(43)公開日 平成7年 (1995) 8月11日

(51)Int.Cl. 6

識別記号 庁内整理番号

FI

技術表示箇所

H03K 19/0944

8839-5J

HO3K 19/094

Α

審査請求 未請求 請求項の数3 (全 7 頁)


(21)出願番号	特願平6-17746	(71)出願人	000004226 日本電信電話株式会社
(22)出願日	平成6年(1994)1月19日		東京都千代田区内幸町一丁目1番6号
		(72)発明者	武藤 伸一郎
			東京都千代田区内幸町1丁目1番6号 日本
			電信電話株式会社内
		(72)発明者	道関 隆国
			東京都千代田区内幸町1丁目1番6号 日本
			電信電話株式会社内
		(72)発明者	松谷 康之
			東京都千代田区内幸町1丁目1番6号 日本
			電信電話株式会社内
		(74)代理人	弁理士 山川 政樹
			最終頁に続く
		1	

(54) 【発明の名称】 論理回路

(57)【要約】

【目的】 高速化と小面積化を同時に実現する。

【構成】 中論理回路M1~M3の疑似電源線VA1~VA3を相互に共通疑似電源線VAを介して接続する。中論理回路M1~M3の疑似電源線VB1~VB3を相互に共通疑似電源線VBを介して接続する。中論理回路M1~M3の電力制御用MOSFET・QA1~QA3のゲートを相互に共通制御線CSBを介して接続する。中論理回路M1~M3の電力制御用MOSFET・QB1~QB3のゲートを相互に共通制御線CSを介して接続する。



【特許請求の範囲】

(請求項1) 低しきい値の電界効果トランジスタから なる第1~第nの小論理回路と、この第1~第nの小論 理回路の電源端子の一方に接続された第1の疑似電源線 と、前記第1~第nの小論理回路の電源端子の他方に接 続された第2の疑似電源線と、前記第1の疑似電源線と 第1の実電源線との間に接続された高しきい値の第1の 電力制御用電界効果トランジスタと、前記第2の疑似電 源線と第2の実電源線との間に接続された高しきい値の 第2の電力制御用電界効果トランジスタとを備えてなる 中論理回路をm段有してなる論理回路において、

l

前記各中論理回路の第1の疑似電源線が相互に第1の共 通疑似電源線を介して接続され、

前記各中論理回路の第2の疑似電源線が相互に第2の共 通疑似電源線を介して接続され、

前記各中論理回路の第1の電力制御用電界効果トランジ スタのゲートが相互に第1の共通制御線を介して接続さ れ

前記各中論理回路の第2の電力制御用電界効果トランジ スタのゲートが相互に第2の共通制御線を介して接続さ れていることを特徴とする論理回路。

【請求項2】 低しきい値の電界効果トランジスタから なる第1~第nの小論理回路と、この第1~第nの小論 理回路の電源端子の一方に接続された第1の疑似電源線 と、前記第1~第nの小論理回路の電源端子の他方に接 続された第2の疑似電源線と、前記第1の疑似電源線と 第1の実電源線との間に接続された高しきい値の第1の 電力制御用電界効果トランジスタと、前記第2の疑似電 源線と第2の実電源線との間に接続された高しきい値の 第2の電力制御用電界効果トランジスタとを備えてなる 中論理回路をm段有してなる論理回路において、

前記各中論理回路の第1の疑似電源線が相互に第1なら びに第3の共通疑似電源線を介して接続され、

前記各中論理回路の第2の疑似電源線が相互に第2なら びに第4の共通疑似電源線を介して接続され、

前記各中論理回路の第1の電力制御用電界効果トランジ スタのゲートが相互に第1の共通制御線を介して接続さ

前記各中論理回路の第2の電力制御用電界効果トランジ スタのゲートが相互に第2の共通制御線を介して接続さ

前記第1および第2の共通疑似電源線, 前記第1および 第2の共通制御線が前記中論理回路群を挟む一方側に設 けられ、

前記第3および第4の共通疑似電源線が前記中論理回路 群を挟む他方側に設けられていることを特徴とする論理 回路。

【請求項3】 請求項1又は2において、低しきい値の 電界効果トランジスタ、高しきい値の第1および第2の 電界効果トランジスタがMOSFETであることを特徴 とする論理回路。

(発明の詳細な説明)

[0001]

(産業上の利用分野) この発明は、低電圧で動作可能な 論理回路に関し、特に、動作時は低しきい値の電界効果 トランジスタからなる小論理回路で高速動作を実現し、 非動作時には高しきい値の電力制御用電界効果トランジ スタをオフすることにより低リーク特性を実現する論理 回路の改良に関するものである。

2

10 [0002]

【従来の技術】近年、各種電子機器の携帯化の要求に応 えるべく、集積回路の低電圧動作化が進められている。 この種の回路例として、アイ・イー・イー「" 1V Hig h-Speed Digital Circuit Technology With $0.5 \mu \, \mathrm{m}$ Mu lti-Threshold CMOS" Proceedings of IEEE A SIC CONFERENCE PP. 186-189, SEPT. 199 3.」に示されているMT-CMOS(Multi-Threshold CMOS)回路を図3に示す。同図において、Gは論理 ゲートであり、低しきい値のPチャネルMOSFET・ 20 Q3, Q4およびNチャネルMOSFET・Q5, Q6 により構成されている。論理ゲートGの電源端子の一方 には高電位の疑似電源線VAIが接続され、他方には低 電位の疑似電源線VB1が接続されている。そして、疑 似電源線VA1と実電源線(高電位) VDDとの間に高 しきい値のPチャネルMOSFET(電力制御用MOS FET) · QA1が接続され、疑似電源線VB1と実電 源線GND (低電位:接地電位) との間に高しきい値の NチャネルMOSFET (電力制御用MOSFET)・ QB1が接続されている。なお、同図において、CSB 30 lおよびCS1は制御線であり、QA1およびQB1の ゲートに接続されている。このMT-CMOS回路で は、通常動作時、CSB1を低電位にし、CS1を高電 位にする。これにより、QA1およびQB2が導通し、 VAlおよびVBlがVDDおよびGNDに接続され る。この場合、論理ゲートGは低しきい値のMOSFE T・Q3~Q6で構成されているため、1Vという非常 に低い電源電圧でも高速に動作することが可能となる。 ここで、低しきい値のMOSFETを使用する場合、そ の非動作時のリーク電流が極めて大きくなることが問題 40 となる。このため、このMT-CMOS回路では、次の ような方法で上述した問題を回避している。すなわち、 非動作時には、CSB1を高電位にし、CS1を低電位 にし、QA1およびQB1を遮断する。QA1およびQ Blのしきい値電圧は大きいため、論型ゲートGのMO SFET・Q3~Q6で生じるリーク電流の増大を抑え ることができる。

【0003】ところで、このMT-CMOS回路では、 疑似電源線VAI,VBI、疑似電源線VAI,VBI と実電源線VDD、GNDとの間に入る電力制御用MO 50 SFET・QA1, QB1およびそれらの制御線CSB

1、CS1が必要となり、そのままでは一般のCADで は取り扱うことができない。そこで、図4に示すよう な、MT-CMOS対応のスタンダードセルが提案され ている。本図は、X方向(図示横方向)にn+1個のス タンダードセルを配置して中論理回路を構成し、この中 論理回路をY方向(図示縦方向)に3段配置した例を示 している。同図において、SL1~SLn+1は最上段 の中論理回路M1を構成するスタンダードセルである。 本スタンダードセルは、セル内に電源線VDD, GND の他に疑似電源線VA1, VB1や制御線CSB1, C S1を有しており、セルを並べるだけで自動的にそれら を接続できる構成となっている。なお、各セルに電圧を 供給する電源セルには、制御線CSB1, CS1で制御 される高しきい値の電力制御用MOSFET・QA1. QB1が配置されている。このスタンダードセルを用い ると、通常のCMOS論理セルと同様のレイアウトをす ることにより、自動的にMT-CMOS回路を構成する ことができる。

【0004】スタンダードセルSL1~SLnはそれぞ れ論理機能を持った論理ゲート(小論理回路)G1~G nを内蔵している。論理ゲートG1~Gnは低しきい値 のMOSFETで構成されている。 論理ゲートG1~G nの電源端子の一方には高電位の疑似電源線VAlが接 続され、他方には低電位の疑似電源線VB1が接続され ている。疑似電源線VA1、VB1は、実電源線VD D, GNDから、QA1、QB1を介して電流の供給を 受ける。電源線は十分な量の電流を常に供給できる能力 がある。

[0005]

【発明が解決しようとする課題】一般にCADを用いた スタンダードセルの自動レイアウト手法によりLSIを 設計する場合、どのようなセルが隣接され配置されるか は詳細には指定できない。同時にスイッチング動作する セルが近接して配置されることも多い。特に、複数段に わたり中論理回路が配置された論理回路において、特定 の中論理回路に同時にスイッチングする論理ゲートが集 中して配置された場合は問題が大きい。例えば、図4の 最上段の中論理回路M1に配置されたスタンダードセル 内の論理ゲートG1~Gnが全て同時にスイッチングす CSB1~CSB3は低電位に設定され、制御線CS1 ~CS3は高電位に設定されているため、電力制御用M OSFET・QA1~QA3およびQB1~QB3は全 て導通している。ここで、論理ゲートG1~Gnが全て 同時にスイッチングされると、実電源線VDDから疑似 電源線VAlに大電流が流れ込むが、その際、電流の通 り道となるのはQAlのみであるため、抵抗が大きく、 疑似電源線VAIの電位が実電源線VDDに比べて低下 する。また、疑似電源線VBIから実電源線GNDへ大

4

B1のみであるため、抵抗が大きく、疑似電源線VB1 の電位が実電源線GNDに比べて上昇する。この結果、 論理ゲートG1~Gnの電源端子間に与えられる電位差 (VA1-VB1) は、電源電圧 (VDD-GND) に 比べてかなり小さくなってしまい、十分な速度性能が得 られなくなるという問題が生じる。また、制御線CSB 1~CSB3, CS1~CS3については、配置された 中論理回路の段数をmとすると、2m個の制御信号端子 (図示せず) に対して制御線を接続しなければならず、

10 段数に比例して外部からの制御信号線の接続数が増加 し、小面積化を阻害するという問題がある。

【0006】本発明はこのような課題を解決するために なされたもので、その目的とするところは、複数段にわ たり中論理回路が配置された論理回路の速度劣化を排除 して支障なく高速化を実現することが可能で、かつ外部 からの制御信号線の接続数を減らして小面積化を実現す ることの可能な論理回路を提供することにある。

[0007]

【課題を解決するための手段】このような目的を達成す 20 るために、本発明は、低しきい値の電界効果トランジス タからなる第1~第nの小論理回路と、この第1~第n の小論理回路の電源端子の一方に接続された第1の疑似 電源線と、第1~第nの小論理回路の電源端子の他方に 接続された第2の疑似電源線と、第1の疑似電源線と第 1の実電源線との間に接続された高しきい値の第1の電 力制御用電界効果トランジスタと、第2の疑似電源線と 第2の実電源線との間に接続された高しきい値の第2の 電力制御用電界効果トランジスタとを備えてなる中論理 回路をm段有してなる論理回路において、各中論理回路 30 の第1の疑似電源線を相互に第1の共通疑似電源線を介 して接続し、各中論理回路の第2の疑似電源線を相互に 第2の共通疑似電源線を介して接続し、各中論理回路の 第1の電力制御用電界効果トランジスタのゲートを相互 に第1の共通制御線を介して接続し、各中論理回路の第 2の電力制御用電界効果トランジスタのゲートを相互に 第2の共通制御線を介して接続したものである。

[8000]

[作用] したがってこの発明によれば、例えば、最上段 の中論理回路に配置された小論理回路が全て同時にスイ る場合を考える。図4において、通常動作時は、制御線 40 ッチングされた場合、最上段の中論理回路の第1の電力 制御用電界効果トランジスタのみでなく、他の中論型回 路の第1の電力制御用電界効果トランジスタからも第1 の共通疑似電源線を介して、最上段の中論理回路の第1 の疑似電源線へ電流が流れ込み、また、最上段の中論理 回路の第2の電力制御用電界効果トランジスタのみでな く、他の中論即回路の第2の電力制御用電界効果トラン ジスタからも第2の共通疑似電源線を介して、 最上段の 中論理回路の第2の疑似電源線からの電流が流出する。 また、第1および第2の共通制御線を第1および第2の

電流が流出するが、その際、電流の通り道となるのはQ 50 制御信号端子に接続し、この第1および第2の制御信号

6

【0013】この際、中論理回路M1の電力制御用MO

端子に制御信号を与えるものとすれば、全ての中論理回 路の第1および第2の電力制御用電界効果トランジスタ のゲートに制御信号が届くものとなる。

 $\{0009\}$

(実施例)

(実施例1)以下、本発明を実施例に基づき詳細に説明 する。図1はこの発明の一実施例を示す図である。本図 は X方向(図示横方向)にn+1個のスタンダードセ ルを配置して中論理回路を構成し、この中論理回路をY 方向(図示縦方向)に3段配置した例を示している。同 図において、SL1~SLn+1は最上段の中論理回路 M1を構成するスタンダードセルである。本スタンダー ドセルは、セル内に電源線VDD, GNDの他に疑似電 源線VA1, VB1や制御線CSB1, CS1を有して おり、セルを並べるだけで自動的にそれらを接続できる 構成となっている。なお、各セルに電圧を供給する電源 セルには、制御線CSB1、CS1で制御される高しき い値の電力制御用MOSFET・QA1, QB1が配置 されている。

【0010】 スタンダードセルSL1~SLnはそれぞ 20 等しくなり、十分な速度性能が得られるようになる。 れ論理機能を持った論理ゲート(小論理回路) GI~G nを内蔵している。論理ゲートG1~Gnは低しきい値 のMOSFETで構成されている。 論理ゲートG1~G nの電源端子の一方には高電位の疑似電源線VAlが接 続され、他方には低電位の疑似電源線VB1が接続され ている。疑似電源線VA1, VB1は、実電源線VD D, GNDから、QA1、QB1を介して電流の供給を 受ける。電源線は十分な量の電流を常に供給できる能力 がある。

来の回路とは、次の①~④の点で異なっている。 の中論理回路M1~M3の疑似電源線VA1~VA3が 相互に共通疑似電源線VAを介して接続されている。 の中論理回路M1~M3の疑似電源線VB1~VB3が 相互に共通疑似電源線VBを介して接続されている。 ③中論理回路M1~M3の電力制御用MOSFET・Q A1~QA3のゲートが相互に共通制御線CSBを介し て接続されている。

毎中論理回路M1~M3の電力制御用MOSFET・Q Bl~QB3のゲートが相互に共通制御線CSを介して 接続されている。

【0012】この回路において、中論理回路M1に配置 されたスタンダードセル内の論理ゲートG1~Gnが全 て同時にスイッチングする場合を考えてみる。図1にお いて、通常動作時は、制御線CSB1~CSB3は低電 位に設定され、制御線CS1~CS3は高電位に設定さ れているため、電力制御用MOSFET・QAI~QA 3およびQBI~QB3は全て導通している。ここで、 論理ゲートG1~Gnが全て同時にスイッチングされる

れ込む。

SFET・QA1のみでなく、他の中論理回路M2およ びM3の電力制御用MOSFET・QA2およびQA3 からも共通疑似電源線VAを介して、中論理回路M1の 疑似電源線VA1へ電流が流れ込む。このため、すなわ ちQA1~QA3の並列接続となるため、実電源線VD Dと疑似電源線VA1の間の導通抵抗が非常に小さくな り、疑似電源線VA1の電位の低下が抑制される。ま 10 た、中論理回路MIの電力制御用MOSFET・QBI のみでなく、他の中論理回路M2およびM3の電力制御 用MOSFET・QB2およびQB3からも共通疑似電 源線VBを介して、中論理回路M1の疑似電源線VB1 からの電流が流出する。このため、すなわちQBI~Q B3の並列接続となるため、実電源線GNDと疑似電源 線VB1との間の導通抵抗が非常に小さくなり、疑似電 源線VB1の電位の上昇が抑制される。この結果、論理 ゲートG1~Gnの電源端子間に与えられる電位差(V Al-VB1)は、電源電圧 (VDD-GND) にほゞ

【0014】次に、共通制御線CSB, CSについて説 明する。本実施例では、共通制御線CSBにより中論理 回路MI~M3の電力制御用MOSFET・QAI~Q A3のゲートが相互に接続され、共通制御線CSにより 中論理回路M1~M3の電力制御用MOSFET・QB 1~QB3のゲートが相互に接続されている。これによ り、共通制御線CSBおよびCSを制御信号端子N1お よびN2 (図示せず) に接続し、この制御信号端子N1 およびN2に制御信号を与えるものとすれば、中論理回 【0011】ここで、本実施例の回路と図4に示した従 30 路M1~M3の電力制御用MOSFET・QA1~QA 3およびQB1~QB3のゲートに制御信号が届くもの となり、外部からの制御信号線の接続数をCS, CSB の各々に対して1本とすることができる。

【0015】 (実施例2) 図2に本発明の他の実施例を 示す。本実施例では、中論理回路M1~M3(中論理回 路群)を挟む一方側(図示右側)に共通疑似電源線V A, VBおよび共通制御線CSB, CSを設け、他方側 (図示左側) に共通疑似電源線 V A', V B' および共 通制御線CSB', CS'を設けている。共通疑似電源 40 線VA', VB' および共通制御線CSB', CS'に は、共通疑似電源線VA、VBおよび共通制御線CS B. CSと同様にして、中論型回路M1~M3における 各線を接続している。この構成により、共通疑似電源線 VAとVA'とを通って電流が供与されるものとなり、 また共通疑似電源線VBとVB'とを通って電流が流出 するものとなり、導通抵抗がより小さくなって、電源電 位変動がさらに小さく抑えられるという利点を有する。 なお、この実施例では、中論型回路群を挟む他方側に共 通制御線CSB', CS'を設けるものとしたが、CS と、実電源線VDDから疑似電源線VA1に大電流が流 50 B', CS'を設けない構成_すなわち共通制御線CS

7

B, CSのみを設けた構成としてもよい。CSB', C S'を設けた場合、これを予備用として使用することが 可能である。

【0016】また、上述した各実施例においては、中論 理回路を3段としたが、3段に限るものでないことは言 うまでもない。また、論理ゲートG1~Gnは、種々の 論理ゲート (例えば、アンドゲート、オアゲート、ナン ドゲート、ノアゲートなど) が考えられ、各種論理ゲー トを複数接続した構成としてもよい。また、上述した実 理ゲートG1~Gnを構成するトランジスタをMOSF ETとしたが、すなわち絶縁ゲート形の電界効果トラン ジスタとしたが、接合形の電界効果トランジスタを用い てもよい。また、共通疑似電源線VA, VBや共通制御 線CSB, CSは、電源セルSLn+1内に入れるよう にしてもよい。また、中論理回路M1における電源セル SLn+1は、必ずしも端に設ける必要はなく、任意の 位置に配置してよい。

[0017]

【発明の効果】以上説明したことから明らかなように本 20 発明によれば、各中論理回路の第1の疑似電源線を相互 に第1の共通疑似電源線を介して接続し、各中論理回路 の第2の疑似電源線を相互に第2の共通疑似電源線を介 して接続し、各中論理回路の第1の電力制御用電界効果 トランジスタのゲートを相互に第1の共通制御線を介し て接続し、各中論理回路の第2の電力制御用電界効果ト ランジスタのゲートを相互に第2の共通制御線を介して 接続したので、例えば、最上段の中論理回路に配置され た小論理回路が全て同時にスイッチングされた場合、最 上段の中論理回路の第1の電力制御用電界効果トランジ 30 VB スタのみでなく、他の中論理回路の第1の電力制御用電 界効果トランジスタからも第1の共通疑似電源線を介し て、最上段の中論理回路の第1の疑似電源線へ電流が流 れ込み、また、最上段の中論理回路の第2の電力制御用 電界効果トランジスタのみでなく、他の中論理回路の第

8

2の電力制御用電界効果トランジスタからも第2の共通 疑似電源線を介して、最上段の中論理回路の第2の疑似 電源線からの電流が流出し、上記小論理回路の電源端子 間に与えられる電位差が電源電圧にほゞ等しくなり、十 分な速度性能が得られるようになり、支障なく高速化を 実現することが可能となる。また、第1および第2の共 通制御線を第1および第2の制御信号端子に接続し、こ の第1および第2の制御信号端子に制御信号を与えるも のとすれば、全ての中論理回路の第1および第2の電力 施例においては、 $QA1\sim QA3$ 、 $QB1\sim QB3$ 、論 10 制御用電界効果トランジスタのゲートに制御信号が届く ものとなり、外部からの制御信号線の接続数を低減し、 小面積化を実現することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例(実施例1)を示す図であ

【図2】本発明の他の実施例(実施例2)を示す図であ る。

【図3】従来のMT-CMOS回路を例示する図であ

【図4】 MT-СМОS対応のスタンダードセルを用い た従来の回路例を示す図である。

(符号の説明)

SLI~SLn+1 スタンダードセル

 $G1\sim Gn$ 論理ゲート

 $QA1 \sim QA3$ 電力制御用MOSFET QB1~QB3 電力制御用MOSFET

VDD 実電源線 (高電位) GND 実電源線 (低電位) VΑ 共通疑似電源線(高電位)


共通疑似電源線 (低電位)

 $VA1 \sim VA3$ 疑似電源線(高電位) VB1~VB3 疑似電源線(低電位)

CS, CSB 共通制御線

CS1~CS3. CSB1~CSB3 制御線

(図3)




11


フロントページの続き

(72)発明者 山田 順三 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 12

(図1)



[図2]



[図4]

01) ENGL	£1.51.7	VAT V&T	7.5Us	* 1.5 Ls		- M1		
Y003	4 A M (5 7 FM A A)							
	4	VA2	4	4	<u> </u>	-M2		
	· 人居信申報報 預成							
V000						CS33		
4	4	va 3	4	1	点 四	CE3		
GNO		·	t			-		